演算処理の多いアプリケーションで必要とされるメモリ帯域幅を画期的に増加する、新しい 4 つのデバイス



ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 11 月 9 日 (米国時間)、HBM (High Bandwidth Memory ： 広帯域メモリ) および CCIX (Cache Coherent Interconnect for Accelerators ： アクセラレータ向けキャッシュ コヒーレント インターコネクト) テクノロジを搭載した新しい 16nm Virtex(R) UltraScale+™ FPGA の詳細を発表した。最高のメモリ帯域幅を備えた HBM を統合した FPGA は、DDR4 DIMM と比べて 20 倍の高帯域幅を提供しながら、1 ビットあたりの消費電力を4 分の 1 に抑えることが可能である。新しいデバイスは、機械学習、イーサネット接続、8K ビデオ、レーダーなどの演算処理の多いアプリケーションが持つ高いメモリ要件をサポートするように設計されている。また、CCIX IP が搭載されているので、任意の CCIX 対応プロセッサに演算アクセラレーション アプリケーションを割り当てることでキャッシュ コヒーレント アクセラレーションを実現できる。

ザイリンクスの FPGA & SoC プロダクト マネージメント担当シニア ディレクターであるカーク サバーン (Kirk Saban) は、「パッケージ内での DRAM スタックの統合は、ハイエンド FPGA 向けアプリケーションにおいて飛躍的に高いメモリ帯域幅を提供します。業界をリードするザイリンクスのデバイスに HBM を統合したことで、マルチテラビット級のメモリ帯域幅への道筋が明確になりました。また、ザイリンクスのアクセラレーション強化テクノロジは、顧客の要求が最も厳しいワークロードとアプリケーションにおいて、効率的なヘテロジニアス コンピューティングを実現するでしょう」と述べている。

2015 年からサンプル出荷を開始し 2016 年 2 月に顧客向けに出荷を開始した 16nm Virtex UltraScale+ FPGA ファミリでの実績が示すように、今回の HBM に最適化した Virtex UltraScale+ 製品は、最もリスクの低い HBM 統合方法を提供する。この Virtex UltraScale+ FPGA ファミリは、TSMC 社とザイリンクスが共同開発し、現在では HBM 統合のための業界標準アセンブリとなった第 3 世代の CoWoS テクノロジを使用して構築されている。

4 つの新製品についてのデバイス一覧と詳しい製品資料については、https://japan.xilinx.com/products/silicon-devices/fpga/virtex-ultrascale-plus.html を参照されたい。

ザイリンクスについて
ザイリンクスは、All Programmable FPGA、SoC、MPSoC、3D IC の世界的なリーディング プロバイダーである。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、エンベデッド ビジョン、インダストリアル IoT および 5G ワイヤレスなどの分野に飛躍的進歩をもたらす。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。

※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。

■下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ : http://japan.xilinx.com/
・プレスリリース (日本語) : http://japan.xilinx.com/japan/j_prs_rls/
・このリリースの全文は次の URL を参照のこと :
http://japan.xilinx.com/japan/j_prs_rls/2016/new-16nm-virtex-fpga-with-hbm-ccix.html

企業プレスリリース詳細へ
PR TIMESトップへ